• Àüü
  • ÀüÀÚ/Àü±â
  • Åë½Å
  • ÄÄÇ»ÅÍ
´Ý±â
Loading..

Please wait....

What's New

Ȩ Ȩ > ¾Ë¸²¸¶´ç > What`s New
Á¦¸ñ 2009³â 2Â÷ ÀÓº£µðµå ¼ÒÇÁÆ®¿þ¾î »ç¾÷´Ü ´Ü±â°­Á (ÀϽà : 2009³â 7¿ù 21(È­)~22(¼ö)ÀÏ)
°³ÃÖÀÏ µî·ÏÀÏ 2009.07.10
ȨÆäÀÌÁö ¹Ù·Î°¡±â ¢Ñ

2009³â 2Â÷ ÀÓº£µðµå ¼ÒÇÁÆ®¿þ¾î »ç¾÷´Ü ´Ü±â°­ÁÂ

- °­Á¸íĪ: Fundamentals and Recent Trend of Through-Silicon-Via (TSV) Based 3D Circuit Design
- °­Á°³¿ä:
In this 2-day workshop, we present the fundamental knowledge and recent trend of through-silicon-via (TSV) based 3D integrated circuits. We start with the basics of CMOS VLSI layout design. We discuss various algorithms and methodologies to automatically generate the layout of large-scale 3D circuits. Several classical and state-of-the-art methods are discussed in-depth. Excerpts from a recent textbook authored by the speaker, entitled ¡°Practical Problems in VLSI Physical Design Automation¡±, Springer (2008), will be used. Next, we discuss our recent research projects that deal with cooling, power/clock delivery, and signal routing for 3D ICs. This research is being funded by the Interconnect Focus Center (IFC), the Center for Circuit and System Solutions (C2S2), and National Science Foundation (NSF). Lastly, we present our on-going project funded by the Department of Defense (DOC), where we design, fabricate, and test a 3D many-core processor with stacked memory. Our goal is to demonstrate the memory bandwidth and power benefit of TSV-based fine-grained 3D integration.
- °­»ç¼Ò°³: Sung Kyu Lim ºÎ±³¼ö (ÇöÀç Georgia Tech (¹Ì±¹ ¾ÆƲ¶õŸ), School of Electrical and Computer Engineering ¿¡¼­ ºÎ±³¼ö·Î ÀçÁ÷)

- ÀÏÀÚ: 2009³â 7¿ù 21(È­)~22(¼ö)ÀϱîÁö
- Àå¼Ò: °í·Á´ëÇб³ Çϳª½ºÄù¾î ¸ÖƼ¹Ìµð¾î·ë(Multimediaroom)
- ÁÖ°ü: °í·Á´ëÇб³ ÀÓº£µðµå ¼ÒÇÁÆ®¿þ¾î »ç¾÷´Ü (KESI)
- ÁÖÃÖ: °í·Á´ëÇб³ Á¤º¸Åë½Å´ëÇÐ, Çѱ¹Á¤º¸°úÇÐȸ ÄÄÇ»ÅͽýºÅÛ¿¬±¸È¸
- ¹®ÀÇ : 02-3290-4765, kesi@korea.ac.kr